Công nghệ xử lý thế hệ tiếp theo A16, tương đương tiến trình 1,6 nm của TSMC được xem là điểm khởi đầu cho “kỷ nguyên Angstrom”, với kỳ vọng cải thiện đáng kể hiệu năng và hiệu quả năng lượng so với thế hệ 2 nm hiện tại…
TSMC – Tập đoàn sản xuất chất bán dẫn hàng đầu thế giới của Đài Loan dự kiến sản xuất hàng loạt A16 từ quý 4/2026, dù các sản phẩm thương mại sử dụng tiến trình này nhiều khả năng chỉ xuất hiện trong giai đoạn 2027–2028, theo WCCTech.
So với phiên bản 2nm được cải tiến (N2P), A16 được kỳ vọng mang lại mức tăng hiệu năng 8 – 10% ở cùng điện áp, giảm tiêu thụ điện năng 15 –20% ở cùng tốc độ, và tăng mật độ bóng bán dẫn thêm khoảng 10%.
Xa hơn, tiến trình A13, dự kiến ra mắt vào năm 2029, sẽ tiếp tục thu nhỏ diện tích chip thêm khoảng 6%, giúp tối ưu cho các lĩnh vực như điện toán hiệu năng cao (HPC), AI hay thiết bị di động. Việc giảm diện tích chip cũng đồng nghĩa cùng một tấm wafer silicon, số lượng chip sản xuất được sẽ nhiều hơn, kéo theo chi phí trên mỗi đơn vị giảm xuống.
Nhìn chung, lộ trình công nghệ mà TSMC cùng các đối thủ đang theo đuổi cho thấy ngành công nghiệp bán dẫn vẫn còn dư địa đổi mới rất lớn. Ít nhất trong 4–5 năm tới, “cuộc đua thu nhỏ” không chỉ chưa chạm trần, mà còn đang mở ra những hướng đi hoàn toàn mới – nơi hiệu năng, hiệu quả năng lượng và kiến trúc thiết kế cùng tiến hóa song song.
Hiện nay, tiến trình tiên tiến nhất, giai đoạn 2nm đã bắt đầu được thương mại hóa trên điện thoại thông minh từ đầu năm nay.
Trong đó, những thiết bị tiên phong là Samsung Galaxy S26 và Samsung Galaxy S26+. Cụ thể, ở các thị trường như châu Âu, Hàn Quốc, Ấn Độ, Đông Nam Á, Trung Đông và châu Phi, hai mẫu máy được trang bị vi xử lý Exynos 2600, con chip do Samsung tự thiết kế và sản xuất thông qua Samsung Foundry trên tiến trình 2nm của hãng.
Trong khi đó, về phía Apple, iPhone 17 Pro Max hiện vẫn sử dụng chip A19 Pro do TSMC sản xuất trên tiến trình 3nm thế hệ thứ ba (N3P).
Về mặt công nghệ, kích thước tiến trình càng thu nhỏ thì bóng bán dẫn càng nhỏ, cho phép tích hợp nhiều bóng bán dẫn hơn trên cùng một diện tích.
Khi mật độ bóng bán dẫn tăng lên, quãng đường di chuyển của electron được rút ngắn, giúp cải thiện tốc độ xung nhịp, cải thiện hiệu năng xử lý, đồng thời giảm điện năng tiêu thụ cho mỗi lần bật/tắt transistor. Nhờ đó, các thiết bị sử dụng chip tiến trình nhỏ hơn như 2nm có thể vừa mạnh hơn, vừa tiết kiệm pin hơn.
Thậm chí, không chỉ dừng lại ở việc thu nhỏ kích thước, các chip 2 nm của TSMC còn ứng dụng kiến trúc Gate-All-Around (GAA), trong đó kênh dẫn được bao quanh từ bốn phía thay vì ba phía như công nghệ FinFET trước đây. Cách tiếp cận này giúp giảm dòng rò, tăng khả năng kiểm soát dòng điện và cho phép bóng bán dẫn chuyển đổi giữa trạng thái “bật” và “tắt” nhanh hơn, từ đó nâng cao hiệu năng tổng thể của chip.
Được biết, TSMC sẽ mở ra “kỷ nguyên Angstrom” với các tiến trình A-series như A16, A14, A13 và A12. Trong đó, tiến trình A16 sẽ đánh dấu bước chuyển lớn với công nghệ cấp nguồn mặt sau (Backside Power Delivery), được hãng gọi là Super Power Rail (SPR).
Trong thiết kế truyền thống, cả dây tín hiệu và dây nguồn đều nằm ở mặt trước của tấm silicon. Với SPR, chúng được chuyển xuống mặt sau, kết nối trực tiếp tới cực nguồn và cực thoát của bóng bán dẫn. Nhờ vậy, tín hiệu không còn phải đi qua hàng chục lớp kim loại trung gian (gây ra điện trở và suy hao điện áp).
Ngoài ra, việc “dọn đường” cho mặt trước của tấm bán dẫn cũng cho phép các dây tín hiệu được bố trí dày đặc hơn, từ đó tăng mật độ bóng bán dẫn mà không cần tiếp tục thu nhỏ tiến trình. Đồng thời, đường dẫn điện ngắn và trực tiếp hơn giúp giảm thất thoát năng lượng dưới dạng nhiệt, cho phép bóng bán dẫn chuyển mạch nhanh hơn, đặc biệt hữu ích với các tác vụ nặng như trí tuệ nhân tạo tạo sinh.
Không chỉ TSMC, cả Intel và Samsung cũng đang theo đuổi hướng đi tương tự với các biến thể cấp nguồn mặt sau, trong đó Intel gọi công nghệ của mình là PowerVia.
-Bạch Dương
